☆☆☆☆☆
簡體網頁||繁體網頁

圖書標籤: ustclib  Verilog  FPGA   

---

喜歡 搭建你的數字積木 數字電路與邏輯設計(Verilog HDL&Vivado版) 的讀者還喜歡

下載連結1
下載連結2
下載連結3

評分☆☆☆☆☆

比起夏宇聞的書，有瞭更多實操講解。局限是隻能配套依元素EGO1開發版，Xilinx、vivado的。感謝學校給我們實驗班一人發瞭一塊闆子。學起來還是很爽的。

評分☆☆☆☆☆

有創新的意思，但是內容一般，也沒什麼細節

評分☆☆☆☆☆

比起夏宇聞的書，有瞭更多實操講解。局限是隻能配套依元素EGO1開發版，Xilinx、vivado的。感謝學校給我們實驗班一人發瞭一塊闆子。學起來還是很爽的。

評分☆☆☆☆☆

比起夏宇聞的書，有瞭更多實操講解。局限是隻能配套依元素EGO1開發版，Xilinx、vivado的。感謝學校給我們實驗班一人發瞭一塊闆子。學起來還是很爽的。

評分☆☆☆☆☆

比起夏宇聞的書，有瞭更多實操講解。局限是隻能配套依元素EGO1開發版，Xilinx、vivado的。感謝學校給我們實驗班一人發瞭一塊闆子。學起來還是很爽的。

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價